服务热线:

18826971449

亿品优电子 PCB资讯

您的位置: > PCB资讯 >

联系我们
微公众号:18826971449
客服QQ:1306834263
地址:

18826971449

电路板抄板最小化SSN

2020-01-09 点击量:

     SSN是一种难以捉摸其特性的噪声,SSN的存在给电路的工作造成了不稳定,可以采取下面的一些措施来减小SSN的影响:
     1:如果可能的话,对关键信号(如选通信号和时钟)采用差分形式的驱动和接收端电路。差分输出是由一对总是具有反相位的信号构成(奇模)。差分接收简单地说就是一种在两个信号的交叉处触发的电路。它能消除共模噪声,显著提高信号的质量。差分方式的传输线对耦合噪声和非理想回路具有更强的免疫性能,这是因为奇模信号之间会形成了一个虚地。即使是电源来不及提供瞬间电流的情况下,差分信号也能正常接收。
     2:尽可能增大片上电容。这样就提供了一个电荷“储水池”,且没有电感分隔。如果电容足够大,就可以看成是一个电池,能及时对瞬态的电流进行补偿。 
     3:最大化器件周围的去耦电容。可能的话最好是使用底面(land-side)电容或者die-side电容。将板级去耦电容尽可能靠近器件的电源和地管脚放置。 
     4:合理对I/O管脚进行分配,减少一组里面的I/O个数,增强信号和电源/地管脚之间的耦合。最大化电源和地管脚的数量。将电源和地管脚相邻放置在一起,由于在电源和地管脚之间通过的电流是反相的,这样总电感就可以由于互感而减小。
     5:降低信号的边沿速率。要小心,这个方法是把“双刃剑”。较慢的边沿速率对内核噪声更加敏感。试验表明,内核噪声在信号上升或者下降时会耦合到预驱动电路,从而引起信号的抖动。信号转换越慢,噪声也就越容易耦合到信号边沿。 
     6:将处理器的内核逻辑电路和外部I/O的电源供给分开,这样可以降低SSN耦合到内核的可能性,减少锁存器数据的错误翻转。 
     7:尽可能减小电感,使用宽而短的电源线,打金线也要短些。 
     8:最小化去耦电容的电感。尽可能避免非理想回路。PCB走线使用相同的参考层,减小流经去耦电容的电流。非理想回路呈现出感性的不连续性。非理想回路将滤掉信号中的一些高频分量,从而延缓了信号的边沿速率。如果回路绕过的路径较长,这种非理想的回路将在接收端产生一些SI的问题。非理想回路增加了回路的面积,继而产生一些EMI问题。非理想回路将显著地增大跨沟信号之间的耦合系数。

24小时服务热线

18826971449

地址:
梦想彩票投资骗局揭秘